用VHDL语言编写一个 SN7401 四2输入端与非门(OC)的程序,求救各位变成大神 也详细越好
答案:1 悬赏:40
解决时间 2021-10-13 04:22
- 提问者网友:刺鸟
- 2021-10-12 19:12
用VHDL语言编写一个 SN7401 四2输入端与非门(OC)的程序,求救各位变成大神 也详细越好
最佳答案
- 二级知识专家网友:迟山
- 2021-10-12 19:51
这个程序是我在你的一个提问中回答的,,这就是一个2输入与非门的VHDL程序啊,如果不是你要求的,你把SN7401 四2输入端与非门(OC)要实现的功能发上来,我重新帮你写啊!!
library ieee;
use ieee.std_logic_1164.all;
entity yufei is ---定义实体
port(a,b:in std_logic; ---定义两个输入端口
c:out std_logic); ---一输出端口
end entity;
architecture art of yufei is --定义结构体
begin
c<=not(a and b); --c=!(a&b)
end art;
library ieee;
use ieee.std_logic_1164.all;
entity yufei is ---定义实体
port(a,b:in std_logic; ---定义两个输入端口
c:out std_logic); ---一输出端口
end entity;
architecture art of yufei is --定义结构体
begin
c<=not(a and b); --c=!(a&b)
end art;
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
大家都在看
推荐资讯