VHDL检测上升沿后,怎么生成一个能维持2秒的高电平信号呢?
答案:2 悬赏:10
解决时间 2021-02-03 02:29
- 提问者网友:白越
- 2021-02-02 11:35
输入信号会产生尖锐信号(就是由低到高再到低,非常快,只能检测上升沿),输出信号为2秒的高电平,每一个尖锐信号生成一个定长的高电平,怎么弄,急啊,求救?
最佳答案
- 二级知识专家网友:厌今念往
- 2021-02-02 11:43
用一个触发器,外边沿触发使之为高,并激活一个2s计数器,待计数器从零积到两秒,就复位先前那个触发器,并复位自己,进入怠工。
全部回答
- 1楼网友:孤伤未赏
- 2021-02-02 12:20
判断方法有多种,建议你把问题说清楚好让大家针对你的问题提供更好的解决方案。下面提供一种方法:
比如要对信号s的低电平检测,另外有x hz时钟信号clk。程序如下:
process(x,s)
begin
if(s='0')then
if(clk'event and clk=1)then --检测上升沿
t <= t + 1;
end if;
else
--在此处将计数值输出
t <= 0;
end if;
end process;
思路,在s低电平时,对clk计数,即计时。s变高时先将计数值输出再清零。
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
大家都在看
推荐资讯