请问怎么将编好的VHDL代码的输入输出连接到你想要的FPGA上的管脚呢
答案:2 悬赏:80
解决时间 2021-03-15 01:16
- 提问者网友：斑駁影
- 2021-03-14 10:50
请问怎么将编好的VHDL代码的输入输出连接到你想要的FPGA上的管脚呢
最佳答案
- 二级知识专家网友：西岸风
- 2021-03-14 10:58
ise的，需要写ucf文件，语法格式如下：NET “SIGNALA” LOC ＝ A15； 引号是信号名 ， A15的位置是FPGA的引脚名 ，这样就把输入输出连到你想要的管脚了
追问：可是我在项目中添加UCF文件之后在呢么引脚的属性都是灰的是不可选的呢
追答：ucf添加好了之后直接后边的编译就行了 ， 你在哪看到的引脚属性啊？再说也ucf已经指定好引脚了，就不用选引脚了的属性了，
追问：可是我在项目中添加UCF文件之后在呢么引脚的属性都是灰的是不可选的呢
追答：ucf添加好了之后直接后边的编译就行了 ， 你在哪看到的引脚属性啊？再说也ucf已经指定好引脚了，就不用选引脚了的属性了，
全部回答
- 1楼网友：不如潦草
- 2021-03-14 11:14
锁定管教啊！
追问：怎么样弄呢，能不能以ISE为例，说明一下呢，谢谢
追问：怎么样弄呢，能不能以ISE为例，说明一下呢，谢谢
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯