FPGA的引脚与引脚之间能直接形成导线连接吗?类似于A脚和B脚用一根导线连接,没有其他任何逻辑
答案:3 悬赏:80
解决时间 2021-01-19 12:04
- 提问者网友:捧腹剧
- 2021-01-19 04:38
FPGA的引脚与引脚之间能直接形成导线连接吗?类似于A脚和B脚用一根导线连接,没有其他任何逻辑
最佳答案
- 二级知识专家网友:独钓一江月
- 2021-01-19 05:27
在FPGA的内部,是没有将2个I/O端口(引脚)直接连接的机制的。即使你让一个引脚的逻辑值恒等于另一个引脚的逻辑值,它们之间也不是用一根导线连接的,而是通过一个单向驱动器连接的。即使你将这两个引脚描述成双向端口,也无法同时双向传输,而是时分复用的,也就是说,在某个时刻,引脚要么是输入状态,要么是输出状态,但无法同时既是输入又是输出的。
全部回答
- 1楼网友:撞了怀
- 2021-01-19 07:21
完全可以 如果这都不可以的话 FPGA也就没用了追问谢谢 example追答什么意思追问该怎么写呢追答module temp(a b)
input a;
output b;
assign b=a;
endmodule
这样就可以了追问no no 这样的写法只是单向赋值 b的值不能赋给a,thank you all the same追答我去 你又没说要双向的 你只说连线 要是双向的话就需要一个控制信号
module temp(a ,b,en)
inout a;
inout b;
assign b=(en==1)?a:1'bz;
assign a=(en==0)?b:1'bz;
endmodule
这样就可以了
input a;
output b;
assign b=a;
endmodule
这样就可以了追问no no 这样的写法只是单向赋值 b的值不能赋给a,thank you all the same追答我去 你又没说要双向的 你只说连线 要是双向的话就需要一个控制信号
module temp(a ,b,en)
inout a;
inout b;
assign b=(en==1)?a:1'bz;
assign a=(en==0)?b:1'bz;
endmodule
这样就可以了
- 2楼网友:我住北渡口
- 2021-01-19 05:58
要注意引脚的电平设置
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
大家都在看
推荐资讯