FPGA设计开发中为什么要编写testbench?
答案:3 悬赏:20
解决时间 2021-04-07 16:39
- 提问者网友：情系雨樱花
- 2021-04-07 13:26
会编写testbench是必须的吗？比如我用的软件是quartus ii 9.0。可以直接进行波形仿真，那么可不可以不学testbench而直接采用软件进行时序仿真呢？
最佳答案
- 二级知识专家网友：堕落奶泡
- 2021-04-07 14:04
看程序量了。我们这里常常上万行程序，画个全面的仿真波形可是一个惊人的工作了！还是写程序快，调整也方便。
全部回答
- 1楼网友：颜值超标
- 2021-04-07 14:55
quartus ii自带仿真软件，图形的，写testbench你仿真起来思路就比较清晰。
可以直接时序仿真的，建立个wave文件然后自己设激励就是。
- 2楼网友：虚伪的现实
- 2021-04-07 14:38
用在modelsim仿真里边，test bench就是做一个模拟的输入，来验证设计的电路是否正确，推荐看一下《设计与验证verilog hdl》
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯