我把计数器和译码器的VHDL文本文件在两个project里分别编译设置成可调用的元件,然后又新建一project,打开一个原理图编辑窗口,调用这两个元件连接电路。可是编译不成功。具体错误如下:
Error: Bus name allowed only on bus line -- pin "led[6..0]"
Error: Incorrect connector style at port "A[3..0]" for symbol "inst" of type DECL7S
Error: Incorrect connector style at port "LED7S[6..0]" for symbol "inst" of type DECL7S
Error: Incorrect connector style at port "CQ[3..0]" for symbol "inst4" of type CNT4B
Error: Can't elaborate top-level user hierarchy
请高手指教!
quartus 7段数码显示译码器
答案:2 悬赏:70
解决时间 2021-04-18 18:19
- 提问者网友:心裂
- 2021-04-17 19:48
最佳答案
- 二级知识专家网友:夢想黑洞
- 2021-04-17 20:31
我靠 我服了你 我一眼就看出你的错的原因 你为什么要在2个project里面写??
你是不是因为在一个project里面无法对多个文件编译 ??
你想编译哪个文件就把他设置成最高顶层不就OK了 在project菜单下的“set as Top-level entity”
你是不是因为在一个project里面无法对多个文件编译 ??
你想编译哪个文件就把他设置成最高顶层不就OK了 在project菜单下的“set as Top-level entity”
全部回答
- 1楼网友:木子香沫兮
- 2021-04-17 20:51
要仿真,必须有激励. 可以在modelsim里写一个上层的testbench, 初始化一些数字序列, 输出到被例化的译码器中, 一定间隔后读回译码器的输出. 简单的逻辑程序, 也可以在quartus里创建波形文件, 添加综合产生出的网表, 手动赋予译码器输入端口的波形, 然后仿真即可.
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
大家都在看
推荐资讯