verilog实现localbus的接口时序
答案:2 悬赏:0
解决时间 2021-12-21 13:00
- 提问者网友：霸气大叔
- 2021-12-20 21:15
我用的是 PEX8311的PCIE桥接芯片 感觉网上资料比较少，请问你如何实现
最佳答案
- 二级知识专家网友：蜜罐小熊
- 2021-12-20 21:26
localbus 总线建议使用同步逻辑，也就是说用一个适当的时钟，将 片选 读使能 写使能 等信号同步到一个时钟域中。 再根据cpu手册提供的时序，进行逻辑代码编写即可。
全部回答
- 1楼网友：如果这是命
- 2021-12-20 22:29
我。。知。。道
加。。我。。私。。聊
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯
| • 手机登qq时，显示手机磁盘不足，清理后重新登 |
| • 刺客的套装怎么选啊？ |