简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高阻态)。已知这些都是74型TTL电路
答案:2 悬赏:20
解决时间 2021-02-17 19:23
- 提问者网友:十年饮冰
- 2021-02-17 04:38
简单的逻辑门电路 判断各门电路输出是什么状态(高电平,低电平还是高阻态)。已知这些都是74型TTL电路
最佳答案
- 二级知识专家网友:独行浪子会拥风
- 2021-02-17 05:17
1. 接电阻的输入端,要同时看接的是高电平还是低电平及电阻的大小。
如果接的是高电平,无论接的电阻多大都可以看作是接高电平。
如果接的是低电平,那么当接的电阻小于1K时,可以看作是接的低电平,例Y2的第二根脚。当接的电阻大于10K时,那么可以看作是接的是高电平,例Y4,Y6的第二根脚。当接的电阻在1K~10K之间时,无法判断,一般不能这么接。
2. 第一幅图的第一个,是一个普通的与非门,输出端只有两种状态,高或低。第三根线是悬空,要看作是高电平。
3. 多个OC门并联,当其中一个为低电平时,输出端为低电平,当所有的OC门都为高电平时,输出端为高电平。
另Y5和Y6均为低有效三态门,而三态脚接的又是高电平,所以无论是什么输入状态,输出端应为高阻态。
如果接的是高电平,无论接的电阻多大都可以看作是接高电平。
如果接的是低电平,那么当接的电阻小于1K时,可以看作是接的低电平,例Y2的第二根脚。当接的电阻大于10K时,那么可以看作是接的是高电平,例Y4,Y6的第二根脚。当接的电阻在1K~10K之间时,无法判断,一般不能这么接。
2. 第一幅图的第一个,是一个普通的与非门,输出端只有两种状态,高或低。第三根线是悬空,要看作是高电平。
3. 多个OC门并联,当其中一个为低电平时,输出端为低电平,当所有的OC门都为高电平时,输出端为高电平。
另Y5和Y6均为低有效三态门,而三态脚接的又是高电平,所以无论是什么输入状态,输出端应为高阻态。
全部回答
- 1楼网友:执傲
- 2021-02-17 05:29
学习数字电路一定要掌握集成块的输入、输出结构,以及输入、输出电流的参数,74、74LS、S、H、HC,不同系列电流参数是不同的,这是判断高、低电平的基本条件。TTL没戏了,把精力放到CMOS上。不过TTL型号多,教学方便。
输入端用电阻接地,是为了输入低电平,而芯片有电流流出,在电阻上会形成电压,只有电压低于0.8V才是可靠的低电平,所以电阻值不能太大,3K以下吧。
输入端悬空等于高电平。
OC门共用上拉电阻,只要有一个输出是低电平,输出就是低电平。
这么模糊的图你看得清楚吗?
Y1=0
Y2=1
Y3=0
Y4=1
Y5=1
Y6=1
EN是逻辑门的控制端,低电平有效,EN=1,门关闭。
输入端用电阻接地,是为了输入低电平,而芯片有电流流出,在电阻上会形成电压,只有电压低于0.8V才是可靠的低电平,所以电阻值不能太大,3K以下吧。
输入端悬空等于高电平。
OC门共用上拉电阻,只要有一个输出是低电平,输出就是低电平。
这么模糊的图你看得清楚吗?
Y1=0
Y2=1
Y3=0
Y4=1
Y5=1
Y6=1
EN是逻辑门的控制端,低电平有效,EN=1,门关闭。
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
大家都在看
推荐资讯