数字锁相环的输出频率较高是会出现什么情况

数字锁相环的输出频率较高是会出现什么情况

锁相环是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。
当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”。

最主要的区别，也是一句废话就是，前者用模拟电路实现，后者就是有数字模块的设计了，如果是全数字锁相环的话，就没有模拟的部分了，以下是我毕设的一段话： 锁相环是一种反馈控制电路，作用是实现设备外部的输入信号与内部的振荡信号同步。目前锁相环应用广泛，比如：在通信中应用于调制解调自动频率微调等系统；在雷达中应用于天线自动跟踪与精密辅角偏转测量等系统；在空间技术中主要应用于测速定轨、测距与遥测数据获取等系统；在电视机中应用于电视机同步、门限扩展解调的同步检波。传统的模拟锁相环有较短的锁定时间，可以保证参考时钟源和输出时钟的稳态相差。但其中心频点受vco的限制而范围较小，环路带宽较宽；当参考源出现瞬断或者参考时钟源切换时，vco输出时钟频率会出现较大的相位瞬变。全数字锁相环(dpll)与传统的模拟电路实现的pll相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，并且应用在数字系统中时，不需a/d及d/a转换。