ardublock不清晰怎么办
答案:1 悬赏:40
解决时间 2021-04-28 17:29
- 提问者网友：心裂忍耐
- 2021-04-27 22:20
ardublock不清晰怎么办
最佳答案
- 二级知识专家网友：摧毁过往
- 2021-04-27 22:56
在模块中，源管脚（input or inout）到目的管脚（output or inout）之间的延迟叫做模块路径延迟（module path delay）。在verilog中，路径延迟用关键字specify和endspecify表示。在这两个关键字之间的部分构成一个specify块。
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯