fpga仿真有杂乱的输出是什么鬼
答案:2 悬赏:40
解决时间 2021-03-02 17:26
- 提问者网友：謫仙
- 2021-03-02 03:25
fpga仿真有杂乱的输出是什么鬼
最佳答案
- 二级知识专家网友：刀戟声无边
- 2021-03-02 04:50
如果你只用于仿真，看一下设计的功能如何的话，你可以将仿真模式设置成功能仿真而不是时序仿真，你就看不到这些毛刺了。如果确实要做实际的时序仿真，而且主要是组合逻辑电路，那么选择MAX系列的CPLD，也会大大减少毛刺甚至消除掉毛刺。
全部回答
- 1楼网友：青灯有味
- 2021-03-02 05:17
估计是设计中包含有冒险竞争现象。
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯