在总线时序中什么是setup和hold time
答案:1 悬赏:10
解决时间 2021-03-07 19:46
- 提问者网友：喜遇你
- 2021-03-06 21:06
在总线时序中什么是setup和hold time
最佳答案
- 二级知识专家网友：输掉的尊严
- 2021-03-06 22:08
Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触 发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿 （如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time. 如不满足setup
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯