开发板上FPGA芯片引脚对应关系

开发板上FPGA芯片引脚对应关系

FPGA中的各个引脚是对应外部器件的，当你编好程序，首先编译通过，功能仿真OK了，代表你边的程序没问题，之后根据你所选的FPGA器件型号，将你编号的程序里的需要对外输出的信号端口，在你QUTUARS里的锁定引脚的界面里，将端口与引脚号锁定，之后再进行编译。最后下到板子上，那么你程序里的端口信号就会从你锁定的引脚好输出电平信号

仔细看下板上FPGA的型号，然后找到该器件的数据手册，里面有一张专门讲管脚说明的，就是你要的对应关系。

1:FPGA具有很强的灵活性，至于你说的这种对应关系，说实话并不存在。
2:如何将verilog的代码分配给FPGA合适的引脚呢？如果是别人的开发板，那么这些引脚是在PCB上固定死的！比如一个时钟，他其实是可以引到任何一个用户IO上的，但是你的PCB事固定死了的，所以你无法改变。当然如果你是自己布PCB，那灵活性就大多了。总之一句话，只要时序符合，FPGA的引脚分配可以按自己容易走线的原则分配引脚。
3：到底该用哪些引脚呢？你会发现某个时钟被分配到PIN_XX，可是为什么会这样？分配到其他可以不？当你选择某个芯片做设计时，如果你用的事quartus软件，你需要打开tools--pin planner---你会看到芯片的引脚分配图，对应引脚会有各种奇怪的图形，那么他们代表什么？在pin planner 左面的工具栏，有一个叫pin legend的选项，他会解释各种图形代表什么意思，比如，这里会有专用的时钟引脚输入，CLK_n。。。或者一个专用的时钟输出引脚等。有足够的经验的话，你就可以很容易分配引脚，当然你还要了解一些引脚的电器特性，比如电平。。