VHDL的几个小模块程序写完后可以综合,如果不综合可以写成一个大模块程序来用吗?
答案:2 悬赏:0
解决时间 2021-01-14 15:23
- 提问者网友:雪舞兮
- 2021-01-14 12:16
VHDL的几个小模块程序写完后可以综合,如果不综合可以写成一个大模块程序来用吗?
最佳答案
- 二级知识专家网友:上分大魔王
- 2021-01-14 13:34
可以,就是很麻烦,程序太大容易出错,而且有时候不是语法逻辑的问题,而是程序太复杂,芯片不支持。例如4重if,3重循环,多时钟程序。都会出现“程序太复杂”的错误。
最好用小程序综合来实现
最好用小程序综合来实现
全部回答
- 1楼网友:人類模型
- 2021-01-14 13:43
可以的,根据设计需要来进行设计,子模块规划大小要适当
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息,可以点下面链接进行举报!
大家都在看
推荐资讯
• 手机登qq时,显示手机磁盘不足,清理后重新登 |
• 刺客的套装怎么选啊? |