使用FPGA仅仅实现对脉冲的计数，不再要其完成其他任何功能，利用现有市面上的FPGA芯片，最高计数频率可以达到多少Hz？
假设设计达到最短时延，时钟也可以满足任意高频率的要求，其计数频率达到多少？
FPGA的最高计数频率可以达到多少？
答案:2 悬赏:50
解决时间 2021-03-23 09:05
- 提问者网友：残阳碧曼
- 2021-03-22 10:51
最佳答案
- 二级知识专家网友：瘾与深巷
- 2021-03-22 11:26
150MHz
全部回答
- 1楼网友：野性且迷人
- 2021-03-22 12:59
电路上有晶振吧，你要在fpga结构语言上为它开一个输入端吧。就是常见的clk啊。所谓计数初值我也不知道你指的什么？在程序里面的话，计数器不是随你设置么？若是问计数器或寄存器的位设置，那就要看功能说明书了。
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯