采用VHDL描述时钟的上升沿河下降沿有哪些形式?
答案:2 悬赏:0
解决时间 2021-03-08 01:00
- 提问者网友：践踏俘获
- 2021-03-07 09:22
采用VHDL描述时钟的上升沿河下降沿有哪些形式?
最佳答案
- 二级知识专家网友：duile
- 2021-03-07 10:09
clk'event and clk='0'
clk'event and clk='1'
risingedge(clk)
fallingedge(clk)
clk'event and clk='1'
risingedge(clk)
fallingedge(clk)
全部回答
- 1楼网友：末路丶一枝花
- 2021-03-07 11:31
没看懂什么意思？
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯