VHDL程序中逻辑左移和右移问题
答案:2 悬赏:10
解决时间 2021-03-02 02:28
- 提问者网友：杀手的诗
- 2021-03-01 15:59
VHDL程序中逻辑左移和右移问题
最佳答案
- 二级知识专家网友：污到你湿
- 2021-03-01 17:06
在ieee的包集合中只定义了signed和unsigned类型的移位运算符 对于其他数据类型 目前还没有定义 若在综合器或者仿真器要对其他类型的数据使用移位运算符 可使用如下方法：
若A=“10010101”
A sll 2 描述为A<=A(5 DOWNTO 0)&"00";
A SLA描述为A<=A(5 DOWNTO 0)&A(0)&A(0);
追问：怎样才能用signed和unsigned类型实现移位运算？
若A=“10010101”
A sll 2 描述为A<=A(5 DOWNTO 0)&"00";
A SLA描述为A<=A(5 DOWNTO 0)&A(0)&A(0);
追问：怎样才能用signed和unsigned类型实现移位运算？
全部回答
- 1楼网友：底特律间谍
- 2021-03-01 18:12
accin定义的输入类型出现错误，sll的操作数必须是BIN或布尔型一维数组。
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯