如何用Verilog语言实现迭代算法

Xi+1=xi-di*yi*2^(-i) yi+1= yi+di*xi*2^(-i),请高手指教,当y=0停止,其中X,Y均为12位二进制数正在学习verilog

其中di=-sign(xi*yi)

可以用for/loop+function来实现

localbus 总线建议使用同步逻辑，也就是说用一个适当的时钟，将 片选 读使能 写使能 等信号同步到一个时钟域中。 再根据cpu手册提供的时序，进行逻辑代码编写即可。