用VHDL设计一个简单闹钟
答案:2 悬赏:70
解决时间 2021-03-21 05:43
- 提问者网友：锁深秋
- 2021-03-20 23:01
用VHDL设计一个简单闹钟
最佳答案
- 二级知识专家网友：痴妹与他
- 2021-03-20 23:48
闹钟本质是一个定时器，我有一个99秒定时器的VHDL工程，代码我懒得敲了，你要的话给我邮箱号。
全部回答
- 1楼网友：woshuo
- 2021-03-21 00:13
HDL设计一个闹钟实现以下
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯