VHDL的结构体配置语句示例
答案:2 悬赏:60
解决时间 2021-11-16 11:55
- 提问者网友：醉归
- 2021-11-15 12:51
VHDL的结构体配置语句示例
最佳答案
- 二级知识专家网友：夢想黑洞
- 2021-11-15 13:46
ENTITY MYNAND IS
PORT(A,B:IN STD_LOGIC;
Y:OUT STD_LOGIC);
END ENTITY MYNAND;
这是一个简单的结构体，定义MYNAND中，输入端A,B，输出Y
PORT(A,B:IN STD_LOGIC;
Y:OUT STD_LOGIC);
END ENTITY MYNAND;
这是一个简单的结构体，定义MYNAND中，输入端A,B，输出Y
全部回答
- 1楼网友：万千宠爱
- 2021-11-15 13:52
在vhdl语言里面，像if，case，loop之类的顺序语句不能直接出现在结构体中，必须用process语句将其包装成一个并行语句，才能置于结构体中。
顺序语句除了可以出现在进程体中之外，还可以出现在子程序（函数或者过程）中。子程序是可以被共享的进程。
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯