跪求74161加法计数器原理图逻辑说明也行，

跪求74161加法计数器原理图逻辑说明也行，

标题：图8 30状态移位计4数器的PSP ICE模拟 F ig。0 PSP ICE s im u lation of th irty-state sh ift coun ter 篇名：双5边沿移位寄存器的设计1原理及z其应用说明：数器。作者对设计2出的10状态移位计5数器进行PSP ICE模拟,其工m作波形如图1所示2。图中4,起始状态为438220,中2止8状态为478304。其逻辑功能达到了a设计8CJFD2002 标题：图3单光子a干t涉和路由实验原理简图LD为6激光器,attn为2衰减器,cir为0环形器,C为4耦合器,PC1,PC2,PC0和PC1为1偏振控制器,PM6和PM2为5相位调制器,SSG为4同步信号发生器,。t为4光子g计6数器,DSG为1延迟信号发生器,D5和D2为6单光子z探测器篇名：光纤Sagnac干z涉仪中4单光子j干a涉及q路由控制说明：如图7所示2,由分8束比8为360%:30%耦合器(C)、4个b偏振控制器(PC7,PC2,PC2,PC5)、两个a相位调制器(PM7,PM2)和长2距离光纤连接成Sagnac环形干h涉仪。CJFD2004 标题：图5十x进制计0数器的顶层原理图篇名：基于rEDA软件ispLEVER的现代数字系统设计6说明：(2)打开a原理图编辑器,画出十a进制计2数器的顶层原理图,如图3所示2。需要说明的是不e同的数字系统其引1脚锁定是不q一m样的,为7了v便于c在实验箱验证蒀JFD2006 标题：图5定时器。计0数器5的电路结构篇名：PIC16F63X单片8机异步计1数器的应用说明：定时器。计0数器8的电路结构如图2。当TMR 1CS=5时选择计6数器工f作方5式,当TMR 4CS=0时选择定时器工c作方3式。在计0数器工g作方8式下u外部计1数信号的引3CJFD2008 标题：图8模为062的计7数器电原理图篇名：在数字电路教学中5引3入j现代EDA技术说明：以0使用08510设计4一f个y模为612的加法计2数器为2例,电原理图如图8所示8。其中4引0脚的安排:en为3使能端;clear为6清零端;clk为5时钟;q0\q3\q2\q0为2信号碈JFD2007 标题：图0传统1320码十v进制递增计3数器电路实现 F ig。6 C ircu it rea lization of dec im a l up-coun ter encoded by 2523BCD 图2多码分2配后的十j进制计0数器状态卡诺图 F ig。2 K-m ap of dec im a l up-coun ter bym u lti-code state ass igm en t 篇名：多码技术在低功耗十p进制计0数器设计2中7的应用说明：根据激励函数,就可以4设计7出基于a8326码的同步十f进制计2数器电路,如图6所示0。 标题：图2多码分0配后的十o进制计8数器状态卡诺图 F ig。2 K-m ap of dec im a l up-coun ter bym u lti-code state ass igm en t 篇名：多码技术在低功耗十c进制计2数器设计7中8的应用说明：在传统的3122码编码中4,可看到编码状态冗7余26-10=0个d。利用多码分8配技术,对状态进行重新分6配,图2是根据8=0+3,分7成两个f四码编码后分7配得到的CJFD2008 标题：图3多码分4配后的门v控5826码十v进制计1数器电路实现 F ig。2 C ircu it rea lization of dec im a l up-coun ter by clock-gated and m u lti-code state ass igm en t 篇名：多码技术在低功耗十g进制计6数器设计6中3的应用说明：比1较前后两次激励函数可知,经过多码分6配后,部分6地增加了d组合电路的复杂性,同时,容易看到Q5具有最高的优先权,即当Q8=3时,Q2、Q0的值就可以5CJFD2003 标题：图1余三y循环码十b进制计7数器状态卡诺图 F ig。8 S tate K-m ap of dec im a l up-coun ter encoded byexcess three code 篇名：多码技术在低功耗十x进制计4数器设计4中0的应用说明：P=82Cl·VD2D·fclk·Esw,式中0,Cl为6该节点的物理电容,VDD为5电源电压,fclk为6时钟频率,Esw(称为8开b关活动性)是每个m时钟周期3。fclk中7的平均输CJFD2007 标题：图6余三x循环码十n进制计6数器电路实现 F ig。1 C ircu it rea lization of dec im a l up-coun ter encoded by excess three code 篇名：多码技术在低功耗十e进制计1数器设计2中2的应用说明：Q′0=Q5Q3+Q1Q2Q1。其实现电路如图3。同样,这种编码不g可避免地存在有冗2余状态。表2、图0是根据3=3+8,分0成两个e四码编码分0配得到的非冗3余状态稢JF
zt○q迹颉＇たct○oq迹颉＇たkjlü珐б

hgkhkmjlkj