什么是良好的verilog代码风格

什么是良好的verilog代码风格

1、有Verilog好的语法基础和代码习惯，如注释、格式对称、能全拼不简写等等；2、有好的数字电路基础，对于所写代码预计综合出来的电路有了解，从电路到描述或者从描述到电路多加斟酌；3、对将要实施的器件平台有所了解，速度等级、资源总量和优缺点等等，在写代码时有针对的添加约束条件，让时序更好，资源合理利用等等。 一个好的FPGA开发工程师，都是要从电路硬件出发，通过不断练习、斟酌、反思，写出最熟悉的代码风格，注重仿真和实测，总结经验。