Verilog中always中有多个if语句，且两个或多个if语句的执行条件同时满足时，其执行是否有先后顺序
答案:1 悬赏:80
解决时间 2021-02-15 18:12
- 提问者网友：浪荡羁士
- 2021-02-14 19:41
Verilog中always中有多个if语句，且两个或多个if语句的执行条件同时满足时，其执行是否有先后顺序
最佳答案
- 二级知识专家网友：糜废丧逼
- 2021-02-14 20:16
最好的方法你自己编译后看看生成的rtl看看它是怎么构成的; 这个语句的执行可以说没有先后顺序,同时赋值,看看内部RTL网络就知道了;
我要举报
如以上问答内容为低俗、色情、不良、暴力、侵权、涉及违法等信息，可以点下面链接进行举报！
大家都在看
推荐资讯